Bir tasarım akışı , entegre bir devrenin tasarımını elde etmek için bilgisayar destekli tasarım ( CAD ) araçlarının açık bir kombinasyonudur .
Moore Yasası sentezi, yerleştirme ve dahil GDSII bütün tasarım dalgaları motor ve IC uygulama RTL olmuştur algoritmalar "İngilizce adı verilen sistem entegrasyonu ve zamanlama analizi adımları için yönlendirme tasarım kapatma ". Ara bağlantılardaki artan geri kalmışlığın yarattığı zorluklar, yeni bir düşünme ve tasarım tamamlama araçlarını entegre etme biçimine yol açtı . Mevcut sızıntı, değişkenlik ve güvenilirlik gibi bileşen boyutunu küçültme zorlukları, tasarım kapanışındaki mevcut son teknolojiye sürekli olarak meydan okuyacaktır .
RTL akışı en GDSII gelen önemli değişiklikler yapıldı 1980 için 2005 . CMOS teknolojilerinin kademeli olarak küçültülmesi , birçok tasarım aşamasının hedeflerini önemli ölçüde değiştirdi. Güvenilir zaman tahmin araçlarının eksikliği, son tasarım akışlarında önemli değişikliklere neden oldu. Mevcut sızıntı, değişkenlik ve güvenilirlik gibi zorluklar, gelecekte tasarım kapanış sürecinde büyük revizyonlar gerektirmeye devam edecektir .
Tasarım akışını bir dizi farklı tasarım adımından tamamen entegre bir yaklaşıma getiren şeyin ne olduğunu birkaç faktör hesaba katıyor ve yeni zorlukların üstesinden gelmek için daha fazla değişiklik geliyor. Başlıklı konuşmasında "EDA Tides" sırasında 40 inci konferansın yıldönümü " Tasarım Otomasyon Konferansı 2003 yılında" Alberto Sangiovanni-Vincentelli DAC üç ayrı dönemleri:
Mevcut tasarım akışlarında bulunabilen dijital, analog ve RF entegre devrelerin farklı tasarım aşamalarının açıklaması bu yazıda verilmiştir.
İlk adım, her şeyden önce Tasarım Kitinin geliştirilmesidir . Bu, söz konusu teknolojiyle ilgili tüm bilgileri içeren bir kittir:
Tasarımcılar bu tasarım sayesinde öğeleri CAD araçlarında oluşturabilirler .
Bunlar, aletlerin bir işlev ile silikondaki eşdeğeri arasında bağlantı kurmasını sağlayan parçalardır .
Aşağıdaki aşamaların temel işlevlerini sağlamak için belirli sayıda temel hücre geliştirilmiştir. Örneğin buluyoruz:
Bu analog devrelerin tasarımı, elektrik simülasyonları ile doğrulamalar ile transistör seviyesinde yapılır .
Ancak "temel tuğlalar" hazır olduğunda otomatik aletlerle kullanılamazlar. Bunlar, akım devrelerinin boyutu nedeniyle gerekli olduğundan, kullanımlarını hazırlamak için bir karakterizasyon adımı gereklidir .
Bu sayede her hücre için basitleştirilmiş bir model elde edilerek hücrenin davranışını transistör seviyesinde yeniden üretmeyi mümkün kılar.
Genel olarak, bir kitaplık, otomatik araçlar için bilgi biçiminde bir dizi hücreyi bir araya getirir. Bu, temel yapı taşlarını, ancak aynı zamanda transistör seviyesinde geliştirilmesi gereken belirli sayıda karmaşık hücreyi de içerir. Analog devrelerde (örnek: analog / dijital dönüştürücüler ) ve RF devrelerinde (örnek: faz kilitli döngü) durum budur.
IP'ler ( Fikri Mülkiyetleri temsil eder ), örneğin standartlaştırılmış protokoller için yönetim arayüzleri veya gelişmiş işlemleri gerçekleştirebilen bloklar (işlemciler, kodlama / kod çözme ...) gibi belirli bir amaç için geliştirilmiş karmaşık hücrelerdir.
IP'ler kitaplıklar biçiminde teslim edilebiliyorsa, tamamen dijital bir işleve sahip olanlar, kullanıcının bunları dijital akışa geçirme pahasına RTL biçiminde teslim edilebilir.
Bir devre, spesifikasyonda tanımlanan bir veya daha fazla işlevi gerçekleştirmek için tasarlanmıştır . Ardından , dijital tasarım akışı olan RTL-to-Gate akışını kullanarak devrenin tasarım aşamasına başlar . Analog ve RF devreleri transistör seviyesinde tasarlandığından, doğrudan devrenin tasarımından / simülasyonundan manuel maskelerin çizimine geçiyoruz (otomasyon mümkün değil).
Bu, uygun bir programlama dili kullanarak devrenin davranışını tanımlamayı ve doğrulamayı içerir. RTL denen şey, mantıksal davranışı tanımlayan kaynak kodudur. Entegre devrenin üretilirken değişmez doğası nedeniyle önemli bir doğrulama aşaması gerçekleştirilir.
Bu, tasarlanan devreyi teknolojiye bağlayan ilk adımdır ve ilk adım da otomatiktir. Sentezin amacı, RTL'yi alıp onu oluşturan temel işlevler için temel kitaplıklara bakmaktır. Ardından bir net listesi elde ederiz . Bu daha sonra Mentor Graphics'ten DFT (Design For Test) gibi bir akıştaki bir tasarım aracı tarafından kullanılacaktır.
Bu adım bizi bu sefer son devrenin ne olacağına daha da yaklaştırıyor. Bu, aşağıdaki iki işlemi gerçekleştirmeyi içerir:
Sonunda, devrenin GDSII formatında bir dosya şeklinde ne olacağına dair bir görüntü elde ediyoruz.
Devrenin üretildiğinde düzgün çalıştığından emin olmak için yerleştirme ve yönlendirmeden sonra bir dizi kontrol yapılır:
Bu test doğruysa devre iyi kabul edilir ve üretime gönderilebilir.
Önceki adımlar, transistörlerin nasıl çizilmesi gerektiğine dair bir görüntü sağladı, şimdi onları silikonla oymamız gerekiyor.
Kullanılan işlem esas olarak fotolitografi olduğundan , belirli sayıda maske üretmek gerekir. GDSII dosyasından, her katman (İngilizce katman ) malzeme için bir maske oluşturulur .
Kullanılan silikon önce kristalizasyonla saflaştırılır, ardından ince dilimler halinde kesilir. Gofret adı verilen ve transistörlerin oyulduğu bu dilimlerdir .
Transistörlerin aşındırılması daha sonra entegre devreler sayfasında açıklandığı gibi fotolitografi ile yapılabilir .
Transistörlerin aşındırma boyutu nispeten küçük olduğundan, üretim süreci toza ve aşındırma koşullarına karşı çok hassastır. Devrenin düzgün çalışıp çalışmadığı daha sonra test edilmelidir. Bu işlem plakaların sıralanmasıyla yapılır .